(54) IG DEVICE

(11) 61-3449 (A)

(43) 9.1.1986 (19) JP

(21) Appl. No. 59-123233

(22) 15.6.1984


(71) NIPPON DENKI K.K. (72) YUKINORI KUROKI

(51) Int. Cl<sup>4</sup>. H01L27/08.H01L21/76

PURPOSE: To improve the latch-up resistance by a method wherein the lower parts of transistors in well isolated by deep grooves are combined with low-

resistant impurity layer.

CONSTITUTION: An N type high-resistant layer 402 is epitaxially grown on an N type low-resistant substrate 401, thus growing a thin thermal oxide film 403. Further, a mask 411 for formation of a P type impurity layer 412 is formed, and an impurity is ion-implanted. Successively, the N type impurity layer 421 is formed by using the mask 411. Thereafter, the mask material and the oxide thin film are removed, and an oxide film 441 is formed after annealing and impurity activation. A nitride film 442 is deposited and the oxide film 441 and nitride film 422 are etched by using a resist 443 as a mask, then, the substrate 401 is etched up to the top of the high concentration impurity layers 412 and 421. Besides, the etching damaged layer on the surface of a hole is removed, and polycrystalline Si 452 is buried in an aperture after an oxide film 451 is grown. When oxidation is carried out by using the nitride film 442 as a mask, the state that a P-well 461 or an N-well 462 are connected with low-resistant impurity layers 412 and 421.



#### (54) SHARED MEMORY INTEGRATED DEVICE OF THREE-DIMENSIONAL PHOTO COUPLING

(11) 61-3450 (A)

(43) 9.1.1986 (19) JP

(21) Appl. No. 59-123918

(22) 18.6.1984


(71) HIROSHIMA DAIGAKU (72) ZENKOU HIROSE(6)

(51) Int. Cl<sup>4</sup>. H01L27/10,G06F13/18,G11C7/00,G11C11/34,H01L31/12

PURPOSE: To speed up signal transmission by a method wherein layers are optically coupled with one another by combination of light emitting elements with light receiving elements

CONSTITUTION: A 1-MOS dynamic memory cell is formed in the surface of an Si semi-

conductor layer 6, and a light receiving element 8 connected by half superposition on the drain region D of an MOS transistor 4 is formed in the surface of the semiconductor layer 6, and a light emitting element 7 and a data transfer line 9 are adhered by successive lamination by half superposition on the light receiving element 8. A conductive region De is formed in the neighborhood of the surfae of the semiconductor layer 6 by half superposition on the element 8, and a data copy line 10 connected to the conductive region Da by passing through an SiO2 insulation layer 5 is formed by adhesion on the insulation layer 5. Further, the whole surface of the insulation layer 5 is coated with an SiO2 insulation layer 5a. When memory cells of such a construction are arranged on each layer in two dimensions, and each of two-dimensional memory integrated layers is laminated by making each layer agree above and below in position of groups  $7 \sim 9$  of light emitting and light receiving elements, the ground  $7 \sim 9$  come into optical coupling with one another via the SiO2 insulation layer 5a are semiconductor layer 6.



(54) SOLID-STATE IMAGE PICKUP ELEMENT

(11) 61-3451 (A)

(43) 9.1.1986 (19) JP

(21) Appl. No. 59-123415


(22) 15.6.1984

(71) SUWA SEIKOSHA K.K. (72) EIJI KARAKI(2)

(51) Int. Cl4. H01L27/14,H01L23/12

PURPOSE: To obtain the title element easy of substrate mounting by a method wherein the bottom of a stem or a sealing case is provided with a projection higher than the glass creep level of a lead terminal.

CONSTITUTION: The bottom of a stem 2 is provided with a projection 12. The projection is formed at the same time with the stem 2 formed by press. The tip of the projection 12 is formed higher than the level of the glass creep of a lead terminal 3 and is formed at a fixed level. Otherwise, the sealing case 5 is provided with the projection 12. This projection 12 is formed at the same time with the sealing case 5. This construction enables substrate mounting while the parallelism between the substrate and the solid-state image pickup elemnt chip is kept without the influence of the variability in glass creep level.



# ⑲ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-3450

@Int\_Cl\_4

. **.** 

識別記号

庁内整理番号

每公開 昭和61年(1986)1月9日

H 01 L 27/10 G 06 F 13/18 GIIC 7/00

6655-5F

7165-5B

6549-5B × 審査請求 有 発明の数 1 (全 7 頁)

図発明の名称

三次元光結合共有メモリ集積装置

②特 願 昭59-123918

23出 昭59(1984)6月18日

79発明 者 砂発 明 者

全 孝

広島市中区白島中町6-4-401

Ш

正 道 広島市東区牛田新町3-41-9

73発 明 者 大 坂 之 雄

東広島市西条町大字田口365 広島大学ががら第一職員宿

舎3-303

の発 明 者 阿

忠

広島市東区牛田東2-19-22 コープノムラウシタ105

79発 明 者 市

男 忠

広島市中区国泰寺町1-9-27-404

@発 者 明 吉 Ħ 典 可 砂出 顋 人

広

類

西

江

Ш

広 息 大 学 長 広島市西区己斐大迫2-10-13

20代 理 人 弁理士 杉村 暁秀

外1名

最終頁に続く

1. 登期の名称 三次元光結合共有メモリ集積

# 2. 特許請求の範囲

それぞれメモリ用コンデンサおよびそのコ ンデンサをオン・オフするスイッチ用トラン ジスタよりなる複数個のメモリセルとそれら のメモリセルを制御するアドレス線並びにそ れらのメモリセルにデータの書込みおよび読 出しを行なうデータ線とを半導体基層の表面 に二次元的に集積した複数個の集積メモリ層 を絶談層をそれぞれ介して積層し、前記メモ リセルに発光素子と受光部および光スイッチ 部を兼ねる受光素子とを組合わせて前配集積 メモリ層の相互間に光結合を施すとともに、 その光結合によりオンした前記光スイッチ部 を介して前配トランジスタをオンさせるパイ アス線を設けることにより、互いに隣接する 前記集積メモリ層のうち、一方の前記集積メ モリ層の前記メモリセルに書込んだデータを

前配光結合により他方の前記集積メモリ層の 前記メモリセルにコピーし得るように構成し たことを特徴とする三次元光結合共有メモリ 集積裝置。

# 8. 発明の詳細な説明

#### (技術分野)

本発明は、メモリ用コンデンサおよびそのコン デンサをオン・オフするスイッチ用トランジスタ よりなるメモリセルを三次元的に積層して集積し た三次元メモリ集段装置、特に、隣接層のメモリ セル間を光学的に結合させてメモリ内容をコピー して共有し得るようにした三次元光結合共有メモ り集積装置に関し、簡単な構成の結合路によりメ モリセル間の時間遅延を低減して高速化し得るよ りにしたものである。

# ( 従来技術 )

一般に、図形処理や音声認識等のパターン認識 に基づく情報処理に際しては、複数種類の優進パ ターンと処理対象の情報パターンとのパターン服 合を反復して行なりなど、数多の演算処理を並列

特別昭61-3450(2)

に行なつて情報処理を高速化することが要求されている。かかる並列演算処理を高速化するためには、 多数のプロセッサを並列に動作させるとともに、各プロセッサ内のメモリ内容を相互に結合させて類似の情報処理を同時に進行させるための共有メモリ装置が必要となる。

#### (問題点)

しかしながら、従来のように集積すべき回路素子を単に二次元的に配置するに過ぎない LSI技術によつては、かかる二次元的 集積回路における回路素子間の結合用配線による信号伝送の時間 遅延が大きく、したがつて、回路構成が複雑になるほど、その時間遅延が増大するので、上述のようを並列動作による情報処理の高速化を実現するうえて、大きい障害になるという欠点があつた。

#### (発明の目的)

本発明の目的は、上述した従来の欠点を除去し、 冒頭に述べた種類の三次元メモリ集積装置におい て積層した2次元集積回路の層間を立体的に結合 させて、従来の二次元集積回路における回路素子

て前記集様メモリ層の相互間に光結合を施すととといい、その光結合によりオンした前記光スペパイ 部を介して前記トランシスタをオンさせるが記録を設けることにより、互いに隣接メモリ層のうち、一方の前記集様メモリ層のにからしたでする。を特徴とするものである。

#### (発明の構成)

以下に図面を参照して本発明を詳細に説明する。 しかして、本発明三次元光結合共有メモリ集積 装置の基本的構成の例を第1図(a)~(c) に示して説 明するに先立ち、本発明装置の基本的構成の基礎 をなす質距に述べた復類のメモリセルの従来構成 を第2図に示す。

図示の構成によるメモリセルは、いわゆる 1 MOS ダイナミック型メモリセルであり、基板をなすシリコン半導体層 6 の上面近傍に不純物をドープしてドレイン領域 D およびソース領域 S を形

間の信号伝送の時間遅延を避け、層間における短絡的な回路業子間結合により、前述した並列情報処理に必要な信号伝送の高速化を容易にした三次元共有メモリ集積装置を提供することにある。

本発明の他の目的は、上述した層間における短絡的な回路素子間結合を、対応する層に発光素子と受光素子とを対向配置すれば、現実に層間に配線を施す必要のない光結合を用いた三次元光結合共有メモリ集積装置を提供することにある。

#### (発明の要点)

すなわち、本発明三次元光結合共有メモリ集積 装置は、それぞれメモリ用コンデンサかよびその コンデンサをオン・オフするスイッチ用トランメ スタよりなる複数個のメモリセルとそれらのメモ リセルを創するアドレス線立びにそれらのメメモ リセルにデータの書込みなどの次立たで集積の た複数個の集まモリーを絶縁層をそれぞれ介 た複数個の集まモリーを絶縁層をそれぞれ介 た複数個の集まモリーとの発光素子とを組合わせ よび光スイッチ部を兼ねる受光素子とを組合わせ

成するとともに、シリコン半導体層 6 の上面に酸 化硅素 (SiO。) 絶 景層 を 被 着 形 成 し 、 その SiO 2 絶 録層 5 を介し、ドレイン領域 D とソース領域Sとを 橋絡する位置にゲート電極層Gを形成してMOS型 電界効果トランジスタもを構成し、つぎに述べる メモリ用コンデンサをオン・オフするスイッチと して作用させる。すなわち、XOSトランジスタも のソース領域Sに接続した導電層E、とその導電 層 🖺 ኒ と SiO g 絶録 層 5 を介して近接対向する接地 導電層 Eg とを形成して、それらの導電層 Eq Eg を両電極とするメモリ用コンデンサ8を構成し、 NOS スイッチ 4 により書込み説出しを制御する。 さらに、SiO<sub>2</sub> 絶級層 5 をそれぞれ貫通して MOS トランジスタものゲート電極層Gおよびドレイン 領域Dにそれぞれ接続したアドレス線lおよびデ ータ線 2 を SiO。絶録層 5 上に被着形成してある。 上述のように構成した第2図示の1 MOS ダイナ

まず、アドレス線1に電圧を印加してKOSトランジスタもよりなる書込み読出しスイッチをオン

ミツク型メモリセルはつぎのように動作する。

特開昭61-3450(3)

かかる 1 MOS ダイナミック型メモリセルの構成を基礎にして複数の二次元メモリ条積回路を三次元的に積層した形態をなす本発明三次元光結合共有メモリ条積装置の基本的構成について、その倒断面図を第1図(2)に示し、上面図を第1図(2)に示

をシリコン半導体層 6 の表面近傍に形成し、 SiO<sub>3</sub> 絶録層 5 を貫通して導電領域 D<sub>a</sub> に接続するデータ コピー線 1 0 を SiO<sub>3</sub> 絶録層 5 上に被着形成し、さ らに、 SiO<sub>3</sub> 絶録層 5 の全面を覆つて他の SiO<sub>3</sub> 絶 録層 5<sub>a</sub> を被着してある。

かかる構成のメモリセルを各層上に、第1図(0)に示すように、二次元配置するとともに、各層のメモリセルにおける発光・受光素子群 7.8.9
の位置を上下に正確に一致させて各二次元メモリ集積層を積磨すると、各層の発光・受光素子群 7.8.9は、透明とする SiO<sub>2</sub> 絶缺層 5a およびシリコン半導体層 6 を介し、例えば第(1-1)層 11の発光素子 7 から発する光 1 8 を第1層 1 2 の受光素子 8 が受けることにより、光学的に結合する。したがつて、上下層 11.12のメモリセルは、最短距離をもつて相互に結合し、迅速に信号伝達を行ない得ることになる。

たむ、上述の構成に用いる発光素子では、例えば、P-n接合を有する GaAs 層によつて構成し、また、受光素子 8 は、例えばゲルマニウム層によ

第1図(a)を第2図と対比すれば明らかなとおり、本発明共有メモリ集積装置において三次元的に積層した各二次元メモリ集積層のメモリセルは、前述した1 kOS ダイナミック型メモリセルの構成に本発明の目的達成に必要な変更を施したものであり、第1図(a)~(c)における第2図と同一の構成要素には同一の配号を付して示してある。しかして、第2図示の従来構成に本発明により施した変更はつぎのとおりである。

し、一部を破断した斜視図を第1図(c)に示す。

すなわち、順次に積層して本発明共有メモリ集 複装置をなす各二次元メモリ集積層においては、 シリコン半導体層 6 の表面に第 8 図と全く同様に 1 MOS ダイナミック型メモリセルを形成するとと 6 に、 MOS トランジスタ 6 のドレイン領域 D に半 ば重畳して接続した受光素子 8 をシリコン半導体 層 6 の表面に形成し、その受光素子 8 に重畳して 発光素子 7 およびデータ転送線 9 を順次に積 着してある。また、受光素子 8 に半ば重畳して、 ドレイン領域 D と同様にドーブした導電領域 D a

つて構成し、例えば、下層の第(i-1)層11の 発光素子 7 における p - n 接合にデータ転送線 9 によつて印加した順バイアス電圧に応じて発生し た光18を上層の第1層12の受光素子 8 が受け てその受光素子 8 内に電子・正孔対を生成し、光 伝導型の光スイッチ素子として機能する。

なお、下層の第(i-1)層11の発光素子?を発光させて上層の第1層12の受光案子8により受光する場合に、その間に介在するSiO<sub>2</sub> 絶縁層 5a は透明で光18をほとんど吸収しないが、シリコン半導体層 6 は、本来不透明な材料よりなつて吸収の比率はわずかであり、シリコン半導体層 6 の原さを1 μm すなわち10<sup>-4</sup> cm としたと変にはのシリコン半導体層 6 を通過する光18の吸収は 6 チ程度に過ぎず、実際にはほとんど支障を生じない。

一方、受光素子 8 を構成するゲルマニウム層は、 その層厚を 0.6 μm すなわち 6 × 10<sup>-6</sup> cm としたと きに入射光の 7 0 % を吸収し、高効率の受光が可 能である。

特開昭 61-3450 (4)

なお、上述した各案子は、いずれも、適切なパ ターニングのもとに分子観エピタキシー法によつ て形成することができる。

.43

第1図示の構成による本発明三次元光結合共有 メモリ集積装置の記憶動作、特に、記憶内容コピーの動作はつぎのようにして行なわれる。

D に接続したデータ線 2 にデータ信号電圧が印加されたのと同じ状態となり、アドレス線 1 への電圧印加によりオン状態となつている MOS スイッチ 6 を介して、第(i-1)層 1 1 のデータ線 2 により印加されたデータ信号電圧どかりのデータが第1層 1 2 のメモリ用コンデンサ 8 にコピーして書込まれることになる。

Dに接続したデータ線2にデータ符号電圧が印加されたときに、上下の印加電圧に挟まれた発光架子7が発光するようにしておくとともに、メモリ内容のコピーを行なうべき層、例えば直上の第1層12においても、アドレス線1に電圧を印加してMOS スィッチ 4 をオン状態にしておくとともに、データコピー線10にも電圧を印加しておく。

かかる状態において、第(1-1)層 1 1 0 のデータ線 2 にデータ信号電圧が印加されると、上かりにしてその層 1 1 のメモリ用コンデンサ 8 にデータが書込まれると同時に、データ線 2 の代 でデータが書込まれると同時に、データ線 2 の代 1 3 を受光した第1 2 の受光素子 8 が兼ねる光伝導型光スインチ 8 を介して、その光伝導型光スインチ 8 を介してデータコピー線 1 0 には電圧が印加されているので、光スインチ 8 がオン状態となる部底、データコピー線 1 0 には電圧が印加されているので、光スインチ 8 がオン状態となる部底、データコピー線 10 の印面にが導電領域 Da および光スインチ 8 を介してドレイン領域 D に印加され、そのドレイン領域 D に印加され、そのドレイン領域 D に

様の光結合を行なわせることもできる。

また、以上の説明においては、各構成要素の材料に特定の半導体材料名を挙げたが、本発明はそれらの材料によつて構成した場合に限られるものではなく、本発明の要旨を逸脱しない限り、任意の材料をもつて各構成要案を形成することができ

**持開昭61-3450(5)** 

る。例えば、半導体層1は、シリコンとする他、 GaAlas 来をはじめとするローV族化合物半導体な よびその租合わせによる多層構造あるいはアモル ファス半導体層とすることもでき、絶象層 5,5a も SiO。とする他、集積回路に慣用の広汎を範囲の 他の絶縁材料や不純物を添加しない半絶縁性半導・ 体材料をもつて形成することもできる。一方、発 光素子は、受光素子よりエネルギーギャップの大 きい半導体材料を用いて形成する点を考慮しさえ すれば、ヘテロ接合を含む1-V族およびI- V 族の化合物半導体の組合わせあるいはアモルファ ス半導体の組合わせによつて形成することもでき る。なお、これらの材料による各構成要素の形成 には、一般に周知慣用の気相成長法あるいは液相 成長法を用いることもできる。

#### (効果)

以上の説明から明らかなように、本発明によれ ば、三次元メモリ集積装置における各層間を発光 紫子と受光架子との組合わせにより光学的に結合 させるので、簡単な回路構成により、信号伝達に

時間遅延を生ずることなく、高速の並列資算処理 を行なりことが可能となり、図形処理や音声認識 等のパターン認識を主とする情報の並列演算処理 が不可避の情報処理技術分野における実用上の効 果は極めて顕著である。

## 4.図面の簡単な説明

第1図(a)。(b) および(c) は本発明三次元光結合共 有メモリ集積装置の構成例をそれぞれ示す側断面 図、上面図および一部破断した斜視図、

第2図は1MOSダイナミック型メモリセルの従 来構成を示す側断面図、

第8図は本発明三次元光結合共有メモリ集積装 置における各層間の概略構成の例を模式的に示す 斜視図である。

1…アドレス酸

8 … メモリ用コンデンサ 4 … MOS スイツチ

5. 5a ··· S10a 趋 級 曆

6 … シリコン 半 導体 層

7 … 発光素子

8 … 受光索子

9 … データ 転送 憩

10 … データコピー 線

11 ··· 第 (i-1)層

12 … 第 1 層

18 --- 光

14 ··· 制 御 用 C P U

15 ... CPU

16 … 光ループ

D…ドレイン領域


G… ゲート 世 板 層

S…ソース領域


Da ··· 導電領域

E1 . E2 ··· 導電層。

### 第 1 図(a)




# 第 1 図(b)




# 特許 出 鼠 人

代理人弁理士


第 1 図(C)



第2図



第3図



第1頁の続き

@Int\_CI\_4

識別記号

庁内整理番号

- G 11 C 11/34 H 01 L 31/12

101

8522-5B 6428-5F

⑦発 明 者 末宗

幾 夫

東広島市西条町大字田口365 広島大学ががら第一職員宿

舎1-104